⑩ 日本国特許庁(JP)

① 特許出願公開

昭62-54961 ⑩ 公 開 特 許 公 報 (A)

@Int_Cl.4

識別記号

庁内整理番号

@公開 昭和62年(1987)3月10日

29/78 H 01 L 21/265 29/52

8422-5F Z-7738-5F

審査請求 未請求 発明の数 2 (全8頁)

69発明の名称

DMOSトランジスタのスレツシュホールド電圧をシフトさせる方

法

願 昭61-202762 ②特

願 昭61(1986)8月30日 四出

優先権主張

⑫発 明 老 リチヤード エイ。ブ

アメリカ合衆国, カリフオルニア 94022, ロス アルト

ランチヤード

ス、モラ ドライブ 10724

72発 明 リチヤード ケイ・ウ

アメリカ合衆国, カリフオルニア 95014, クパチーノ,

イリアムズ

ノーウイツチ アベニユー 10292

の出 願 シリコニクス インコ ーポレイテツド

アメリカ合衆国,カリフオルニア 95054,サンタ クラ

ラ, ローレルウツド ロード 2201

②代 理 人

`弁理士 小橋 一男

外1名

最終頁に続く

1. 発明の名称

DMOSトランジスタのスレッシュホー ルド電圧をシフトさせる方法。

2. 特許請求の範囲

- 1. DMOSトランジスタの製造方法におい て、ゲート絶級層内に存電したイオンを与えるス テップを有することを特徴とする方法。
- 2. 特許請求の顧問祭1項において、前記イ オンはセシウムイオンであることを特徴とする方
- 3. 特許請求の範囲第1項において、前記イ オンは扷素イオンであることを特徴とする方法。
- 4. 特許請求の範囲第1項において、前記格 接層が二酸化シリコン層を有していることを特徴 とする方法。
- 5. 特許請求の範囲第1項において、前記絶 緑層が二酸化シリコン層上に形成した窒化シリコ ン層を有することを特徴とする方法。
 - 6. 特許請求の範囲第1項において、該ゲー

ト絶縁層の上にポリシリコンゲートを設けるステ ップを有することを特徴とする方法。

- 7. 特許請求の範囲第1項において、第1導 健型を持った基板を用意し、前記基板の導電型と 反対の第2導電型を持った第2ウエル領域を前記 益板内に形成し、前記第1導電型を持った第2ウ エル領域を前記第1ウエル領域内に形成し、ゲー トを設け、前記ゲートが前記基板及び前記第1及 び第2ウェル上方を延在することをとくちょとす る方法。
- 8. DMOSトランジスタにおいて、チャン ネル領域、前記チャンネル領域上方の絶縁層、前 記チャンネル領域上方のゲート領域、前記絶縁層 内の所定濃度の帯電イオンとを有しており、前記 帯電イオンが前記DMOSトランジスタのスレッ シュホールド電圧を変化させることを特徴とする DMOSトランジスタ.
- 9. 特許請求の範囲第8項において、前記イ オンがセシウムであることを特徴とするDMOS トランジスタ。

10. 特許請求の範囲第8項において、前記イオンが扶棄であることを特徴とするDMOSトランジスタ。

11. 特許請求の範囲第8項において、前記チャンネル領域に隣接してソース領域が又前記チャンネル領域に隣接してドレイン領域が設けられていることを特徴とするDMOSトランジスタ。

3. 発明の詳細な説明

本発明は、MOSトランジスタに関するものであって、更に詳細には、製造過程中に二重拡散型MOS (DMOS) トランジスタのスレッシュホールド電圧をシフトさせる方法に関するものである。

MOSトランジスタは従来公知である。従来のMOSトランジスタを断面で第1図に示してある。第1図を参照すると、NチャンネルMOS (NMOS)トランジスタ10は、P⁻型基板14内に 形成したN+ソース12。及びN+ドレイン12d を有している。コンタクトメタリゼーション22 及び24が夫々ソース12。及びドレイン12d

ある。このプロセスは、Villiam E. Armstrongに 対して発行された米国再発行特許第29。660 号に詳細に記載されている。更に従来公知のこと としては、最終的な高温処理ステップの間に、窒 素の代りに酸素中においてウエハをアニールする ことによってMOSトランジスタのスレッシュホ ールド電圧を調節することである。これは、チャ ンネル上方のシリコンと二酸化シリコンとの界面 において単位面積当りの固定電荷を増加させ、そ のことは鉄トランジスタのスレッシュホールド電 圧を減少させる。更に公知のことは、[111] 結晶配向を持ったシリコンを使用することであり、 それは【100】配向を持ったシリコンを使用し て製造したデバイスよりもシリコンと二酸化シリ コンとの界面においてより多くの電荷を発生させ る。従来の低電圧(即ち、20 V未満) MOSト ランジスタのスレッシュホールド電圧を製筋する 為に使用した技術は、ゲート絶縁膜として1,O 0 0 人の厚さの二酸化シリコンを持ったトランジ スタに対して表Iに示した範囲内のスレッシュホ

へ電気的にコンタクトしている。チャンネル領域16がソース12sとドレイン12dとの間に存在している。チャンネル16上方には、二酸化シリコン18の如き絶縁物質の層があり、二酸化シリコン等の物質からなるゲート導体20が存在している。従来公知の如く、ソース12sに存在する世上と相対的な電圧をドレイン12dへ印加すると、ゲート導体20における電圧がトランジスタ10のスレッシュホールド電圧よりも大きくない限り、ドレイン12dからソース12sへは電流れない。

トランジスタの製造過程中にトランジスタ10の知きトランジスタのスレッシュホールド電圧を修正する為の種々の方法がある。このことは、特定の適用条件に適合させたスレッシュホールド電圧を持ったMOSトランジスタを設計者が提供することを可能とする為に行われる。例えば、トランジスタのチャンネル領域内にドーパントを導入する為にイオン往入を使用することは従来公知で

ールドのシフトを与える。

. <u>表工</u> . .

アニール 「 [111]配向に対して[100] .

結晶配向の使用

Δ Yth=0乃至2V

Δ Vth=0乃至-2V

リーク (即ち、トランジスタがオフの時にそれを介して流れる電流) 及びブレークダウン電圧が変化

MOSトランジスタの1変形例はDMOSトランジスタであり、それは通常高電流(即ち、最大200A)及び高電圧(即ち、最大1,000V)適用において使用される。(従来公知の如く、DMOSトランジスタは、共通蟷部乃至は境界からの遅次的に導入した不統物の拡散における差異を使用してチャンネル長さを固定するトランジスタ

特開昭62-54961 (3)

である。)第2a図は、従来技術に従って製造し た模型DMOSトランジスタ50の断面を示して いる。DMOSトランジスタは、多少の違いはあ るが、従来のMOSトランジスタと同様の個様で 動作する.DMOSトランジスタ50は、一対の P領域54(トランジスタ50の本体領域)内に 形成したN+ソース52gを有しており、該P領 城はN⁻ドレイン領域52d内に形成されており、 そのN⁻ドレイン領域はドレインリード57に接 続されているN+領域56上に形成されている。 領域54は2つの分離した領域の様に見えるが、 これらは実際には、領域52gの如く、断面の面 の背後で結合された単一の連続的な領域である。 メタリゼーション64及び66は領域54及び5 2 s と電気的にコンタクトする。 N ドレイン領 城52 d 上方に延在している P 領域 5 4 と 5 6 及 びN+ソース52gは二酸化シリコン層60の如 き絡縁物質層である。絶縁層60の上にはポリシ リコン又はアルミニウムから形成されたゲート6 2がある。動作に付いて説明する、トランジスタ

50のスレッシュホールド包圧よりも大きな正の 包圧がゲート62へ印加されると、包流キャリヤ (Nチャンネルデバイスにおいては電子)が、正 包圧がドレインに存在する時には、矢印A及びB で示した方向にソース領域52sからドレイン5 2dへ流される。

トランジスタ50の如きトランジスタは、高電 E・高電流通用に対してあることが分かっている。何故ならば、DMOSトランジスタの のチャンネル長さは従来のMOSトランジスタの 数ことが可能とからである。(上れるのでは、のがである。(上れるのでは、のがである。(上れるのでは、チャン・ル長さは共通のはよってとは、アマン・ルのではは、アマン・ルのでは、アークである如く、アークのはは、アークのはは、アークの一部を形成する。)はチャンネル52 a は

りも軽度にドープされているので、逆パイアスさ れると、チャンネル52cとドレイン52dとの 間の空乏領域はチャンネル52cよりもN゚ドレ イン52d内に更に延在し、チャンネル52cと ドレイン52dとが同じ濃度でドープされている 場合よりもより少ない範囲でチャンネル長さに影 譽を与える。(従来公知の如く、トランジスア5 0 がオフの場合、チャンネルードレイン接合は逆 パイアスされ、ドレイン52dにおける電圧はチ ャンネル52cにおける電圧よりも大きい。空乏 領域は、ドレイン52dとチャンネル52cとの 間の領域であって、逆パイアスされると、その中 の正孔及び導通電子は逆バイアス電圧によって取 り除かれる。)この動節の為に、パンチスループ レークダウンと呼ばれる現象となることのある本 体領域 5 4 をソース 5 2 へ貫通して空乏させるこ と無しに、高ドレイン電圧に耐えることが可能で

DMOSトランジスタは、従来の低電圧MOS トランジスタにおけるドーピング分布とは異なっ

た、ソースとドレインとの間のチャンネル領域に 沿って傾斜ドーピング分布を必要とする。傾斜ド ーピング分布は、第2b図のグラフに示した如き 非一様性のドーピング分布である。ドレイン領域 上の大きな逆パイアス電圧に耐える為に本体内に 必要とされる典型的なDMOSドーピング濃度も、 デバイスに対してのスレッシュホールド電圧を決 定する。低電圧(即ち、100V未満)のDMO Sトランジスタに対して、約1Vのスレッシュホ ールド電圧は認知し得る程度のサブスレッシュホ ールド電流が発生する前に従来のプロセス制御に よって得ることが可能である。(サブスレッシュ ホールド電流は、計算したスレッシュホールド電 圧以下のゲード電圧で発生する電流である。この 電流は、スレッシュホールド電圧がゼロVへ近付 くと迅速に増加する。)

2万至4 Vの典型的なスレッシュホールド電圧を持った従来の縦型 DMOSトランジスタの場合、6 V未満のスレッショホールド電圧シフトを表 Iに示した方法を使用して得ることが可能である。

チャンネル領域においてドーピング分布を変化さ せる為にイオン往入を使用することは、DMOS トランジスタのプレークダウン電圧を減少させる ことが実験的に分かっている。イオン注入技術を 使用せずに得ることの可能なスレッシュホールド シフトは約4 Vであり、それは所望のデプリショ ン(空乏)モード特性を発生させる、即ちスレッ シュホールド電圧をゼロV以下にシフトさせる為 ・には十分ではない。(従来公知の如く、デブリシ ョンモードトランジスタは通常オンのトランジス タであり、Nチャンネルデバイスの場合、それを オフさせる為には負電圧を印加させることが必要 である。) 従って、負のスレッシュホールド電圧 を持ったDMOSトランジスタ、即ちデプリショ ンモードDMOSトランジスタ、を形成すること が所望される場合には、別の方法を使用してスレ ッシュホールド電圧を減少させねばならない。

本発明は、以上の点に鑑みなされたものであって、上述した如き従来技術の欠点を解消し、 DMOSトランジスタのスレッシュホールド電圧をシ

発明方法においては、イオン注入及び面後の処理 ステップの後に正又は負の何れかに帯観したまま のイオンをゲート絶縁膜内にイオン注入するステ ップを有する。本発明の1実施例においては、セ シウムイオン (これは正のイオン) を使用してD MOSトランジスタのスレシュホールド電圧を負 の方向へシフトさせる。これらのイオンは絶縁物 質に取り餌まれるので、ゲート絶縁膜内にイオン 注入されてもそれらの電荷を保持する。本発明の 別の実施例においては、沃素イオン(これは負の イオン)を使用してスレッシュホールド電圧を正 の方向へシフトさせる。イオン、ドーズ、注入エ ネルギ、及びゲート絶縁膜の種々のパラメータの **退択は、スレッシュホールド電圧における変化を** 決定する。この様にして、DMOSトランジスタ のスレッシュホールド電圧を正確に制御すること が可能である。イオンをゲート絶縁膜内にイオン 注入することによって、DMOSトランジスタの ブレークダウン又は涸れ特性を変化させること無

フトさせる方法を提供することを目的とする。 本

しに、上述した従来技術よりもより大きな範囲に DMOSトランジスタのスレッシュホールド電圧 をシフトさせることが可能である。

第3a図を参照すると、N型エピタキシャル層 101をN+基板100上に付着させる。本発明 の1実施例において、エピタキシャル層101は O. 5 と 3 O Q・cmの範囲内の導電度を持ってお り、基板100は0.005と0.1Ω·cmの範 **顕内の導電度を持っている。次いで、二酸化シリ** コン暦102をエピタキシャル層101上に形成 する。二酸化シリコン層102は典型的には3。 000万至8,000人の厚さであり、熱酸化処 理によって形成され、例えば約3乃至6時間の間 酸素中でウエハを約1、0.50万至1、200℃ へ加熱するか、又は0.5乃至2時間の関水蒸気 中で900万至1,100℃へ加熱する。次いで、 二酸化シリコン層102をパターン形成して、従 来技術(例えば、二酸化シリコン暦102をホト レジストで被覆し、該ホトレジストをパターン形 成して二酸化シリコン層102を部分的に露出さ

せ、例えば緩衝HFを使用して露出して部分をエッチングする)を使用して形成されるべきDMOSトランジスタの活性区域を露出させ、第3a図に示した機成とする。

第3b図を参照すると、次いで、ウエハをホト レジスト層103で被覆し、それを公知の方法で パターン形成して、DMOSトランジスタの深い 本体即ちP+領域106となるべきエピタキシャ ル暦101の部分104を舞出させる。次いで、 ウエハにイオン生入プロセスを行い、P+領域1 06を形成する。 (本発明の別の実施例において は、深い本体領域106はその他の技術によって 形成することが可能である。)このプロセスにお いては、20乃至200kgVのエネルギを持っ たポロンイオンを約10**乃至10**/cm*の範囲 内のドーズへイオン注入させる。その後、第3c 図に示した如く、ホトレジスト層103の残存部 分を除去し、深い本体領域106を所望の接合深 さ、典型的には3万至5ミクロン、へ拡散させ、 それは、何えば、酸素又は窒素の如き不活性ガス

中において約1、100万至1、200℃で約4
乃至12時間の間ウエハを拡散させることによって行う。第3d図を参照すると、ウエハ上に新せなホトレジスト層110を付着させる。活性領域112を露出させる為に、公知の方法では城112を露出させる為に、公知の方法では城112を取りプロセステングして、超街HFを使用するププロセステングプロセステップの間に、活性領域112による前の処理ステップの間に、活性領域112の表面上に形成されることのある全ての二酸化シリコンを除去する。その後に、ホトレジスト層110を除去する。

次いで、二酸化シリコン114の500万至1,000人の厚さの間を第3 e 図に示した如く活性 領域112上に形成するが、その場合に、例えば、 酸素雰囲気中において約0.5万至2.0時間の 間約800万至1,100℃で熱酸化によって行う。本発明の1英施例においては、二酸化シリコン圏114は後に形成されるべきDMOSトランジスタのゲート絶縁膜を形成する。本発明の別の 実施例においては、二酸化シリコン圏 1 1 4 は登化シリコン (不図示)の上側圏と結合してゲート総縁膜を形成する。何れの場合においても、次いで、ウエハをホトレジスト層 1 1 5 で被して、設はいかった。 スレッシュホールド紅圧調節用イオンをイオン注入することを所望されるゲート総縁 間に、イオン注入することを所望されるが一ト総縁 だいては、ホトレジスト層 1 1 5 は使用せずに、イオン注入によるスレッシュホールド調節用物質、入の前にウエハはブランクのままとさせる。

次いで、ウエハにイオン注入を行い、イオンを 二酸化シリコン暦114に注入させる。マスク暦 115を使用する場合、イオンはマスク115に よって露出されているゲート結様膜114の部分 内にのみ注入される。マスク115を使用しない 場合、イオンはウエハの全面に渡って酸化暦11 4及び102内に付与される。前述した如く、注 入されたイオンは、注入後もそれらの電荷を保持 する。何故ならば、それらは絶縁物質によって取

り囲まれており且つ高温度においてさえも二酸化 ンリコン暦114を介して非常にゆっくりと移動 するからである。これらのイオンは製造中のトラ ンジスタのスレッシュホールド電圧を変化させる。 本発明の1実施例において、正のイオンを二酸化 シリコン暦114内に注入させ、それにより形成 すべきNチャンネルDMOSトランジスタのスレ シュホールド電圧を減少させる。これは、正のイ オンはチャンネル領域上方に一定の電界を与え、 チャンネル領域内に等量であるが反対極性の電荷 を誘起させるからである。本発明の別の実施例に おいては、負のイオンを二酸化シリコン関114 内に注入させ、形成すべきトランジスタのスレッ シュホールド電圧を増加させる。(Pチャンネル DMOSトランジスタの場合、正のイオンはスレ ッシュホールド電圧を減少させ且つ負のイオンは スレッシュホールド電圧を増加させる。)本発明 の1 実施例においては、正のセシウムイオンを約 4 0 乃至 1 5 0 k e V の範囲内の注入エネルギで 約2×10**乃至7×10**/cm*のドーズでイオ

ン注入させ、スレッシュホールド電圧を5万至1 5V波少させる。この様に、トランジスタのスレ ッシュホールド電圧を変化させる別の方法が提供 され、それはトランジスタのドーピング分布を変 化させることを必要とせず、従ってトランジスタ のブレークダウン及びリーク特性を変化させるこ とはない。更に、この技術を使用して最大で60 Ⅴ迄トランジスタのスレッシュホールド電圧を変 化させることが可能であることが判明し、このシ フトはその他の従来技術を使用して達成可能なも のよりも大きい。本発明の別の実施例においては、 負に存電した沃索イオンをイオン注入し、それは トランジスタのチャンネル上方に負の電荷を与え ることにより、トランジスタのスレッシュホール ド電圧を増加させる。前述した如く、その他のイ オンで正又は負に存電しているものを使用するこ とも可能である。

その後に、マスク115 (使用した場合) を除去する。次いで、ウエハ表面上にポリシリコン層 116 (第31回) を、例えばCVDによって、

第3g図を参照すると、本体領域118が形成されるべき個所の上方の活性領域112内の絶象層を従来技術を使用してエッチングするが、この場合に、例えば、ウエハをホトレジストで被覆し、ホトレジストをパターン形成して二酸化シリコン層114の常出した部分をエッチングし、且つホトレ

ジストを除去することによって行う。(前の処理ステップに依存して、この処理ステップにおいてホトレジストの存在無しでエッチステップを行うことも可能である。)次いで、本体領域1188次のドーパントを注入し且つ拡液させる。本発明の1支流例においては、ポロンを40万至120keVの範囲内の注入エネルギを使用して20次で注入を10¹⁴/cm²の範囲内のドーズで注入をせる。次いて、例えば、ウエハを酸明内の1、100万至1、100万至1、200での温度でウエハを加熱することによって、拡散させる。

次いで、ウエハにイオン注入を行い、その場合に、5×10¹⁴乃至5×10¹⁸イオン/cm²の範囲内のドーズで約50乃至150keVのエネルギで砒素又は燐イオンを注入させてソース領域120を形成する。二酸化シリコン層114がこのステップの間マスクとして機能するので、このソースイオン注入プロセスの間付加的なマスクは使用

しない。次いで、注入させた砒素又は燐を所望の深さ、例えば1万至3ミクロンへ拡散させる。本発明の1実施例においては、ソース領域120を拡散させる場合に、酸素又は窒素雰囲気中において約0、5万至3。0時間の間約1,000万至1,150℃にウェハを加熱する。

でマスクし、次いでそれをパターン形成してメタル用122を除去することが所望される部分を繋出させる。次いで、メタル間122をエッチングして、第3h図に示したごとき構成とする。上述した如く、N-エピタキシャル間101の下側はN+基板100であり、それはシリコンウエハの底部表面へ延在している。この領域を使用してドレインコンタクト124を形成する。

上述した方法は、ブレークダウン特性を劣化させることなしにDMOSトランジスタのスレッシュホールド電圧を変化させることを可能としている。更に、従来のイオン注入方法と異なって、上述した方法はDMOSトランジスタのリーク特性を劣化させることもない。

例えばテレコム適用等の或る適用においては、 上述した方法を使用して、-2万至-4 Vの間の スレッシュホールド電圧を持った DMOSトラン ジスタを製造する。例えば、電流源適用等のその 他の適用の場合、本方法を使用して-4 万至-8 Vの間のスレッシュホールド電圧を持った DMO Sトランジスタが提供される。本方法を使用して その他のスレッシュホールド電圧を持ったDMO Sトランジスタを提供することも可能である。

以上、本苑明の具体的実施の態様に付いて詳細 に説明したが、本発明はこれら具体例にのみ限定 されるべきものでは無く、本発明の技術的範囲を 逸脱すること無しに種々の変形が可能であること は勿論である。何えば、本発明方法を使用してエ ンハンスメント型又はデプリション型のトランジ スタを製造することが可能である。更に、この方 法をPチャンネルとNチャンネルの両方のデバイ スの製造に使用することが可能である。本方法の 1変形例としては、ソースドーパント導入ステッ プ及び本体ドーパント導入ステップを、例えば二 . 酸化シリコン領域又は別の物質の領域から共通領 部(ゲート電極ではない)へ整合させることであ **る**.

4. 図面の簡単な説明

第1図は従来のMOSトランジスタの概略斯固 図、第2a図は従来のDMOSトランジスタの概 略断面図、第2b図は第2a図のトランジスタの ドーピング分布を示したグラフ図、第3a図乃至 第3h 図は本発明に基づく種々の処理ステップに おけるトランジスタのトランジスタの各級略断面 図、第4図はスレッシュホールド電圧シフトとセ シウムイオン注入ドーズとの関係を示したグラフ 図、である。

(符号の説明)

100:基板

101:エピタキシャル層

102:二酸化シリコン層

103:ホトレジスト

1 1 2 : 活性領域

114:二酸化シリコン恩

115:ホトレジスト

1 1 6 : ポリシリコン暦

118:本体領域

120:ソース領域

121:二酸化シリコン層

122:メタル層

FIG.I









FIG.2a























第1頁の続き

個発 明 者 ジェームズ ディ。ブラマー

アメリカ合衆国, カリフオルニア 94040, マウンテン ビユー, マウンテン パーノンコート 1940, ナンバー 16

BEST AVAILABLE COP

BEST AVAILABLE COPY